首頁| 購物須知| 結帳櫃檯| 手動下單| 站内搜索| 軟體破解| 下載目錄| 問題反映| 常見問題

xyz軟體王

xyz軟體銀行

會員登錄

購物車

碟片詳情

您現在的位置:網站首頁 >> 程式軟體光碟 >> Linux系統 >> 碟片詳情
商品編號:CB9845
商品名稱:Virology編譯器 英文正式版 Super Finsim v9.3.44 LINUX x64-RECOiL
碟片數量:1片
銷售價格:80
瀏覽次數:8049

轉載TXT文檔】  
您可能感興趣:

您可能也喜歡:
DVD25318"--"IBM SPSS Statistics 24.0 HF002 IF023 MacOSX Linux Win 強大的統計分析軟體 多國語言含中文破解版(DVD一片裝)
DVD25323"--"ADINA System 9.6.3 Win Linux 強大的仿真類比分析軟體 英文破解版(DVD一片裝)
DVDP2547"--"Siemens Simcenter Amesim 2020.1.0 Win Linux 建模仿真分析軟體 英文破解版(1DVD9+1DVD 此片售價380元)
DVD24861"--"ADINA System 9.6.0 Win Linux 有限元分析軟體 英文破解版(DVD一片裝)
DVD24967"--"ADINA System 9.6.1 Win Linux x64 強大的仿真類比分析軟體 英文破解版(DVD一片裝)

Virology編譯器 英文正式版 Super Finsim v9.3.44 LINUX x64-RECOiL






軟體簡介:



Super Finsim v9.3.44 LINUX x64-RECOiL 英文正式版(Virology編譯器)




Super-FinSim 仿真環境由一個附帶OVI的Virology編譯器,一個仿真構件和一個仿真內核組成。
Verilog編譯器用於(1)檢查設計的句法和語意的正確性,(2)依據設計要求產生配置仿真內
核所要求的代碼和資料。(3)選擇性的產生一個供其他應用程式處理的中間格式表達。仿真構
件用於鏈結構成一個模擬器所需要的所有檔,例如,編譯器的輸出和仿真內核。主C鏈結器用於
此目的。仿真內核是所有Veilog設計仿真公共代碼。一旦配置完成,仿真內核就成為一個定制
的Verilog設計的模擬器。Super-FinSim的模擬器可以運行
Super-FinSim Verilog 編譯器有一個快速和強大的能進行廣泛錯誤檢查和恢復的分析器。此外,
分析器能產生標明潛在設計錯誤的警告資訊代碼,例如,交換一個越界的陣列元素。
Super-FinSim Verilog 編譯器支援來自Verilog-XL的一些編譯器選項,包括控制庫搜索功能的
選項。為便於引用命令檔同樣得到支持。必需事先指定希望的Super- FinSim 模擬器模式,不管
是編譯,解釋或編譯、解釋的混合狀態。如果不指定,Super-FinSim將會試圖仿真編譯模式下的
整個設計,如果發現了一個許可的編譯模擬器,否則,將在解釋模式仿真設計。所有的編譯資訊
儲存在登記檔‘finvc.log’。
Super-FinSim模擬器使用仿真內核的波形常式介面支援即時波形顯示。最近的Super-FinSim從資
料I/O的工程捕捉系統(ECS)和 Veribest’s Veriscope支援即時波形顯示。用ECS波形顯示構造
模擬器,必須指定選項‘-ecs’。用Veriscope波形顯示構造模擬器,必須指定選項 ‘-veriscope’。







sitemap xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz xyz